Sind Sie bereit, die Zukunft moderner Mobilitätssysteme mitzugestalten, indem Sie die Verantwortung für das digitale ASIC-Design übernehmen? Als Senior ASIC Digital Lead tragen Sie die technische Verantwortung für den digitalen Designumfang in komplexen ASIC-Projekten. Sie stellen eine konsistente und hochwertige Umsetzung von der Spezifikation bis zur Integration sicher, wirken aktiv am Design mit, treiben die Abstimmung mit allen Stakeholdern voran und unterstützen robuste DFT- und Teststrategien.

In dieser Position übernehmen Sie die technische Verantwortung für den digitalen Designumfang in ASIC-Projekten und koordinieren Spezifikation, Entwicklung und Integration über alle Stakeholder hinweg. Sie stimmen Anforderungen ab, strukturieren die Umsetzung und treffen bzw. treiben zentrale technische Entscheidungen, um eine robuste und konsistente digitale Implementierung sicherzustellen. Sie fungieren als zentrale Koordinationsstelle für alle Aktivitäten im digitalen Design und bringen sich zugleich hands-on in die Implementierung ein, um die praktische Umsetzbarkeit und hochwertige Ergebnisse zu gewährleisten.

Auf Basis von Systemanforderungen und Projektzielen leiten Sie das digitale Designkonzept ab, konsolidieren und implementieren es und stellen die Konsistenz über alle Entwicklungsphasen hinweg sicher. Sie sorgen dafür, dass DFT- und ATPG-Aspekte im Projekt korrekt in das Design integriert werden, planen und stimmen die Aktivitäten ab und stellen das Erreichen der definierten Coverage-Ziele sicher. Nicht zuletzt übernehmen Sie projektübergreifend die Verantwortung für den ATPG-DFT-Flow, stellen dessen stabilen Betrieb, kontinuierliche Verbesserung und konsistente Anwendung über Projekte hinweg sicher. Durch die Analyse von Testmustern, Siliziumdaten und Defektsignaturen identifizieren Sie Ursachen und treiben gezielte Verbesserungen in Design, Testqualität und Methodik voran. Darüber hinaus steigern Sie Effizienz und Standardisierung, indem Sie Automatisierungslösungen entwickeln und neue Tools sowie Methoden integrieren.

• Ausbildung: Abgeschlossenes Hochschulstudium der Elektrotechnik, Informatik oder eines vergleichbaren Studiengangs
• Erfahrung und Kenntnisse: Mehrjährige Erfahrung in der digitalen ASIC-Entwicklung einschließlich Top-Level-Integration; ausgeprägte Expertise in ATPG, Testmethoden und Coverage-Analysen; praktische Erfahrung mit ATPG-Tools und -Flows; Erfahrung in der Fehleranalyse anhand von Pattern- und Siliziumdaten; nachweisliche Erfahrung als Digital Lead in Projektumfeldern; Erfahrung in der Koordination externer Entwicklungspartner sowie funktionsübergreifender Teams; solides Verständnis digitaler Verifikation und Interface-Validierung; sehr gute Scripting-Kenntnisse (Python, Tcl oder Shell); Erfahrung in der Methoden- und Flow-Entwicklung in den Bereichen Digital und ATPG
• Persönlichkeit und Arbeitsweise: Sie gehen Aufgaben strukturiert, verantwortungsbewusst und zielorientiert an; Sie verfügen über ausgeprägte Koordinations- und Kommunikationsfähigkeiten und treiben technische Themen effektiv über Organisationsgrenzen hinweg voran
• Sprachen: Verhandlungssicheres Englisch in Wort und Schrift; Deutsch ist von Vorteil
• Vergütung: Gemäß unseren Regelungen beträgt das Bruttojahresgehalt für diese Position bei einer 35-Stunden-Woche mindestens 88.000 EUR (bei ganzjähriger Beschäftigung und Erfüllung der Anspruchsvoraussetzungen nach Tarifvertrag) bei umfassender Wahrnehmung der Aufgaben. Zusätzlich gibt es eine individuelle, leistungsbezogene Vergütung, eine erfolgsabhängige Prämie sowie Arbeitgeberleistungen zur Bosch-Pensionskasse. Weitere Details zu unserem Vergütungspaket sowie zu (Vergütungs-)Entwicklungsmöglichkeiten besprechen wir gerne im Rahmen des Bewerbungsprozesses.
• Bewerbungsfrist: Bis einschließlich 5. Juli 2026